PCT

世界知的所有権機関 際 事 務 局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 H01L 21/324

A1

(11) 国際公開番号

WO00/16391

(43) 国際公開日

2000年3月23日(23.03.00)

(21) 国際出願番号

PCT/JP99/04962

(22) 国際出願日

1999年9月13日(13.09.99)

(30) 優先権データ

特願平10/259876

1998年9月14日(14.09.98)

(71) 出願人 (米国を除くすべての指定国について)

松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.)[JP/JP]

〒571-8501 大阪府門真市大字門真1006番地 Osaka, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

菅原 岳(SUGAHARA, Gaku)[JP/JP]

〒631-0806 奈良県奈良市朱雀5-1-1-68-101 Nara, (JP)

齋藤 徹(SAITOH, Tohru)[JP/JP]

〒566-0065 大阪府摂津市鳥飼新町2-18-14 Osaka, (JP)

久保 実(KUBO, Minoru)[JP/JP]

〒518-0641 三重県名張市桔梗ガ丘西1番町125番地 Mie, (JP)

大西照人(OHNISHI, Teruhito)[JP/JP]

〒573-0049 大阪府枚方市山之上北町60-1-1202 Osaka, (JP)

(74) 代理人

弁理士 前田 弘, 外(MAEDA, Hiroshi et al.)

〒550-0004 大阪府大阪市西区靱本町1丁目4番8号

太平ビル Osaka, (JP)

JP, KR, US, 欧州特許 (AT, BE, CH, CY, DE, (81) 指定国


DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)

添付公開書類

国際調査報告書

METHOD FOR PRODUCING SEMICONDUCTOR DEVICE (54)Title:

(54)発明の名称 半導体装置の製造方法



(57) Abstract

In order to produce a wafer comprising a device which has a Ge-containing semiconductor film and a wafer comprising a SiCMOS device which has no Ge-containing semiconductor film in a common production line, the wafer having a substantially exposed Ge-containing layer is treated at a high temperature of more than 700 °C after the Ge-containing semiconductor film is covered with a cap layer such as of Si. The cap layer may be formed in the common production line, but it is formed in another production line when the formation is conducted at a high temperature of more than 700 °C. The formation of the cap layer and the high temperature treatment at more than 700 °C may be both conducted in different production lines from the common one. Only the high temperature treatment may be carried out in another production line.

(57)要約

Geを含む半導体膜を有するデバイスを搭載したウエハーと、Geを含む半導体膜を持たない例えばSiCMOSデバイスを搭載したウエハーとを共用の製造ラインで製造する場合には、以下のようなプロセス制御を行なう。Geを含む半導体膜を有するウエハーに対して、Geを含む半導体層が実質的に露出した状態で700℃以上の高温処理を施す場合には、Geを含む半導体膜をSi層などのキャップ層で被覆してから、700℃の高温処理を行なう。キャップ層の形成は共用の製造ラインで行なってもよいが、キャップ層の形成自体が700℃以上の高温で行なわれる場合には、共用の製造ラインとは別の製造ラインで行なう。また、キャップ層を共用の製造ラインとは別の製造ラインで形成し、700℃以上の高温下における処理も共用の製造ラインとは別の製造ラインで行なう方法もある。さらに、700℃以上の高温処理を別ラインで行なうだけでもよい。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

AE アラブ首長国連邦	DM ドミニカ EE エストニア	K2 カザフスタン	RU ロシア
AL アルパニア	EE エストニア	しじ ヤントルシア	SD スーダン
AE アラフ官長国連邦 AL アルバニア AM アルメニア	ES スペイン	しし リヒテンシュタイン	SE スウェーデン
AT オーストリア	ES スペイン FJ フィンランド	しん スリ・ランカ	86 6544-1
AU オーストラリア	FR フランス	しれ リベリナー	SG シンガポール Sl スロヴェニア
A2 アゼルバイジャン	GA ガボン	Ĭ.S. レット	SK ZDÖZAZ
HA ボズニア・ヘルツェゴビナ	GA ガボン GB 英国	し リピテンシュタイン LK スリ・ランカ LR リペリア LS レント LT リトアニア	St 207747
BB バルバドス	GD ダレナタ	しじ ルクセンブルグ	
BF ベルギー	GE グルジナ	レン ラトヴィア	57 TANA
BF ブルキナ・ファソ	GH ガーナ	MA ARAS	さん グンンブンド
BG ブルガリア	CM TVY7	MA モロッコ MC モナコ	SL シエラ・レオネ SN セネガル SZ スワジランド TD ナヤード TG トーゴー
第1 ペチング	CN 2-7	MD モルドヴァ	10 1-2-
R ブラジル	GM ガンピア GN ギニア GW ギニア・ビサオ	MG マダガスカル	TJ タジキスタン T2 タンザニア
ヨ ペラルーシ	CD #1122	MG マクルスガル MY マトヒュマロー・・マーニャ・マ	12 ダンサニア
A カナダ	GR ギリシャ HR クロプチア	MK マケドニア旧ニー ゴスラヴィア 共和国	TM トルクメニスタン TR トルコ
F 中央アフリカ	ひひ んじかり	大が国	TR トルコ
G デンゴー "	HU ハンガリー ID インドネシア	ML THE	エエートリニダッド・トパゴ
CH スイス	IE アイルランド	MN キンゴル	しょ ウクライナ
これ コートジボアール	15 ノイグンごと	MR モーリタニア	UG ウガンダ US 米国 U2 ウズベキスタン
	IL イスラエル IN インド	MW マラウイ MX メキシコ	US 米国
CM カメルーン CN 中国	IN インド	MX > 500	して ウズベキスタン
IN 中国 IR コスタ・リカ	IS アイスランド	NE = = = ~~	VN ヴィェトナム YU ユーゴースラピア
	「丁 イタリア	NL オランダ	Yじ ユーゴースラピア
こと きょこく	IS アイスランド IT イタリア JP 日本 KE ケニア	NO ノールウェー	2A 南アフリカ共和的
Y サブロス	KE 7=7	NZ ニュー・ジーランド PL ポーランド PT ポルトガル	ZW ジンパプェ
ころ チェッコ	KG サルギスタン	PL ボーランド	•
DE FAD	KP 北朝鮮	PT ポルトガル	
OK デンマーク	KR 韓国	RO ルーマニア	

1

明細書

半導体装置の製造方法

技術分野

本発明は、Geを含む半導体装置の製造工程におけるクロスコンタミネーションを防止するための製造方法に関するものである。

背景技術

近年、Geを含む半導体デバイス、特にSiGe又はSiGeCなどの混晶半導体材料を用いた半導体デバイスの実用化に向けた検討が活発に進められている。特に、SiGe混晶半導体は、バンドギャップがSiより狭く、ホール移動度が高いという性質を持っている。この性質を利用すると、例えば、Siバイポーラトランジスターのベース層をSiGe混晶により構成することで、バイポーラトランジスタの高周波特性の向上を実現することができる。このようなSiGeを用いた半導体装置は、GaAs等の化合物半導体を用いたデバイスに比べ、安価かつ高集積化が容易であるという利点を有している。それは、安価で大口径の基板の入手が容易なSi基板上に形成することができること、高集積化技術が確立されている既存のSi集積回路を製造するためのラインを用いて、ほぼ共通の製造工程で生産することができること、などによる。

解決課題

しかしながら、SiGe層を含むデバイスを形成するウェハと、SiGe層を含まないMOSデバイスなどのみが形成されるウェハとを同一の生産ラインで製造しようとすると、クロスコンタミネーションという現象が発生することがわかった。これは、SiGe層が汚染源となって、SiGe層を含まないデバイス例えばSiデバイスがGeで汚染され、Siデバイスの諸特性に悪影響を及ぼす現象である。その原因は、CMOSデバイスなどの活性領域のSi層にGeが侵入することで、トラップや再結合中心になりうる不純物準位などが発生しているた

めと考えられる。

この不具合を回避するためには、SiGe層、SiGeC層、GeC層などGeを含む材料によって構成される要素を含むデバイスについては専用のラインを設け、一般的なCMOSデバイスなどの製造ラインとは明確に区別する方法が考えられる。しかし、新たに製造ラインを設けるには、多大の投資が必要であり、何よりもMOSデバイス用のプロセスと共通のプロセスを利用できるというSiGe層、SiGeC層などを用いたデバイスの利点が損なわれてしまう。

加えて、最近のシステムLSIなどの進展を考慮すると、CMOSデバイスとSiGeデバイスとを共通のウェハ上に形成したいわゆる混載型デバイスを製造する必要が生じることも考えられるので、クロスコンタミネーション現象を確実に防止する手段の確立が期待される。

本発明の目的は、上述のようなクロスコンタミネーション現象が生じる条件を 把握し、これに基づいてクロスコンタミネーションを確実に防止するための手段 を講ずることにより、Geを含む半導体膜を有するウエハーとGeを含む半導体 膜を有していないウエハーとをできるだけ共用の製造ラインを利用して製造する ための半導体装置の製造方法を提供することにある。

発明の概要

本発明の第1の半導体装置の製造方法は、Geを含む半導体膜を有するウエハーとGeを含む半導体膜のないウエハーとを処理するための共用の製造ラインを用いた、Geを含む半導体膜を有する半導体装置の製造方法であって、上記Geを含む半導体膜を実質的に露出させる処理を行なう工程(a)と、上記工程(a)の後、上記Geを含む半導体膜の上にGeの空中への飛散を阻止する機能を有するキャップ層を形成する工程(b)と、上記工程(b)の後、上記Geを含む半導体膜を有するウエハーを700℃以上の温度で処理する工程(c)とを含んでいる。

この方法により、工程(c)において、Geを含む半導体膜がキャップ層によって被覆された状態で700℃以上の高温下における処理が行なわれるので、この高温下における処理を共用の製造ラインで行なったとしても、空中にGeが飛

散するのが阻止される。したがって、共用の製造ラインでGeを含む半導体膜を有していないウエハーを処理する際に、当該ウエハーの活性領域内にGeが侵入することに起因するクロスコンタミネーションを抑制することができる。

具体的に、上記第1の半導体装置の製造方法においては、以下のような手順が可能である。

上記工程(b)を上記共用の製造ラインとは別の製造ラインで行い、上記工程(c)を上記共用の製造ラインで行なうことができる。これは、キャップ層を形成する工程が、700℃以上の高温下における処理である場合に特に有効な方法である。

また、上記工程(b), (c)ともに上記共用の製造ラインで行なうこともできる。

さらに、上記工程(b)、(c)を、上記共用の製造ラインとは別の製造ラインで行なってもよい。

また、上記工程(c)の後、上記キャップ層の上に別のキャップ層を形成する 工程をさらに含むこともできる。これは、最初のキャップ層の表面付近にGeが 拡散していることがあるからである。

上記第1の半導体装置の製造方法において、上記工程(c)における温度が700℃以上で750℃未満の場合、上記工程(b)では、上記キャップ層をシリコンにより構成し、かつ、キャップ層を、その厚さW(nm)と熱処理時間 t(min)とが下記式

 $W \ge 0$. $0.17 \times t$

の関係を満たすように形成することが好ましい。

上記第1の半導体装置の製造方法において、上記工程(c)における温度が750℃以上で820℃未満の場合、上記工程(b)では、上記キャップ層をシリコンにより構成し、かつ、キャップ層を、その厚さW(nm)と熱処理時間t(min)とが下記式

 $W \ge 0$. $0.4.6 \times t$

の関係を満たすように形成することが好ましい。

上記第1の半導体装置の製造方法において、上記工程(c)における温度が8

20℃以上の場合、上記工程(b)では、上記キャップ層をシリコンにより構成し、かつ、キャップ層を、その厚さW(nm)と熱処理時間t(min)とが下記式

 $W \ge 0$, $0.63 \times t$

の関係を満たすように形成することが好ましい。

本発明の第2の半導体装置の製造方法は、Geを含む半導体膜を有するウエハーとGeを含む半導体膜のないウエハーとを処理する共用の製造ラインを用いた、Geを含む半導体膜を有する半導体装置の製造方法であって、上記Geを含む半導体膜を実質的に露出させる処理を行なう工程(a)と、上記工程(a)の後、上記共用の製造ラインとは別の製造ラインで上記Geを含む半導体膜を有するウエハーを700℃以上の温度で処理する工程(b)とを含んでいる。

この方法により、共用の製造ラインでは、700℃以上の温度で処理することがないので、共用の製造ラインにおいて空中にGeが飛散するわけではない。したがって、共用の製造ラインでGeを含む半導体膜を有していないウエハーを処理する際に、当該ウエハーの活性領域内にGeが侵入することに起因するクロスコンタミネーションを抑制することができる。

上記第2の半導体装置の製造方法において、上記工程(b)の後、上記Geを含む半導体膜の上にGeの空中への飛散を阻止する機能を有するキャップ層を形成する工程(c)をさらに含むことにより、Geのほとんど拡散していないキャップ層を設けた状態でその後の処理が行なわれるので、より確実にクロスコンタミネーションを抑制することができる。

上記第1又は第2の半導体装置の製造方法において、上記Geを含む半導体膜は、SiGe、SiGeC、GeC、Geのうち少なくともいずれか1つにより構成されていることが好ましい。

上記第1又は第2の半導体装置の製造方法において、上記キャップ層は、シリコン、酸化シリコン、窒化シリコン及び酸窒化シリコンのうち少なくともいずれか1つにより構成されていることが好ましい。

図面の簡単な説明

図 1 (a) \sim (i) は、昇温中の飛行時間のスペクトル(T O F スペクトル)の変化を示す図である。

図2(a),(b)は、それぞれ熱処理前と上述の熱処理後とにおける基板の表面層(Siキャップ層)の組成を、低速イオン散乱法により分析した結果を示すTOFスペクトル図である。

図3(a)~(c)は、共用ラインを用いた半導体装置の製造工程において、 700℃以上の高温にさらす処理(高温処理)を行なう工程が入る場合のプロセス制御の例を示すフロー図である。

図4(a)~(f)は、チャネル領域がGeを含む半導体層によって構成されているHCMOSデバイスの製造工程の第1の具体例を示す断面図である。

図5(a)~(d)は、チャネル領域がGeを含む半導体層によって構成されているHCMOSデバイスの製造工程の第2の具体例を示す断面図である。

図6(a)~(k)は、ベース層がSiGeによって構成されているHBTの製造工程の例を示す断面図である。

図7は、ベース層がSiGeによって構成されているHBTを備えたBiCMOSデバイスの製造工程のうちSiGe層を形成するまでの工程を示す断面図である。

図8は、ベース層がSiGeによって構成されているHBTを備えたBiCMOSデバイスの製造工程のうちエミッタ開口部を形成するまでの工程を示す断面図である。

図9は、ベース層がSiGeによって構成されているHBTを備えたBiCMOSデバイスの製造工程のうちエミッタ電極、外部ベース電極などを形成するまでの工程を示す断面図である。

最良の実施形態

- クロスコンタミネーションの発生条件の解明 -

まず、クロスコンタミネーションが生じる条件を把握した過程について説明する。

SiGe層を含む例えばHBT(ヘテロバイポーラトランジスタ)をCMOSプロセスの製造ラインを用いて形成したときの状況から、クロスコンタミネーションの原因としてもっとも疑わしいのは、SiGeを含むデバイスの熱処理時にGeが空中に拡散することであると考えられた。そこで、クロスコンタミネーションが生じる熱処理条件を把握するために以下の実験を行なった。

図1(a)~(i)は、昇温中の飛行時間のスペクトル(TOFスペクトル)の変化を示す図である。図1の右上に示すように、基板表面にヘリウムイオン(He⁺)を打ち込むと、表面原子(質量M)と衝突したヘリウムイオン(質量m)の一部は、入射方向に対して180°方向に散乱される。この場合、試料表面から検出器までの散乱イオンの飛行時間は、(M+m)/(M-m)に比例する。そこで、飛行時間に対するスペクトル(TOFスペクトル)を測定すると、そのスペクトル中のピーク値を与える元素はわかるので、基板表面に含まれる元素を特定することができる。ここでは、 He^+ を加速エネルギー3ke Vで基板に打ち込んだ。

図1(a)に示すように、熱処理前(つまり室温22℃)の基板についてのTOFスペクトル(a)には、SiGe層表面に存在するSi原子とGe原子に対応する散乱ピークがそれぞれ6400nsec付近と5800nsec付近に見られた。

図1(b)~(e)に示すように、基板温度を700℃まで上げても、TOF スペクトルの形状に大きな変化は見られなかった。

図1(f)~(h)に示すように、さらに基板温度を上げて、750℃で保持すると、時間とともにGe原子に対応するTOFスペクトル中のピーク強度が次

第に減小している。

そして、図1(i)に示すように、60min保持後のTOFスペクトルにおいては、Ge原子に相当する散乱ピークがほとんど見られなくなった。このことから、750℃の熱処理により、SiGe層の表面からGeが放出されてしまったことが分かる。

以上の結果から、ある製造ラインで表面にSiGe層が露出している基板を700℃以上の温度で熱処理すると、同じ製造ラインを用いて形成されるSiデバイス中にクロスコンタミネーションが発生する可能性があることがわかった。

ークロスコンタミネーション防止のためのキャップ層ー

一方、SiGe層を有するウエハについて700℃の熱処理を行なわずに済ませることは現実に困難であることから、SiGe層などのGeを含む領域が露出しているウエハを700℃以上の温度で熱処理する場合には、クロスコンタミネーションを防止する1つの手段として、SiGe層などの上にGeの空中拡散を防止するためのキャップ層を設けることが有効と考えられる。そこで、CMOSデバイス等の製造ラインにおいて害を及ぼさない材料であって、SiGe層の上にそのまま残存させても害を及ぼさないか、あるいは、後に除去が容易な材料からなるキャップ層を設けるための実験を行なった。このようなキャップ層として機能しうる層としては、Si層(単結晶シリコン層、ポリシリコン層又はアモルファスシリコン層)、SiO2層、Si2N3層、SiON層(いわゆる酸窒化膜)、及びこれらの積層膜などがある。

そこで、もっとも汎用性のあるキャップ層として、Si層を選び、Si層の厚みがどの程度であれば、Geの空中拡散を防止できるかを調べた。

まず、UHV-CVD法を用いて、(OO1)Si基板上に、Geの含有比が 15%であるSiGe層(<math>Sio...65Geo...15層)を成長させた後、さらに、SiGe 層の上に厚みが1OnmのSi 層からなるキャップ層を成長させた。つまり、SiGe 層をSi 層によって被覆したサンプルを形成した。そして、このサンプルに対して、750 C の熱処理を30 分間加えた。

図2(a).(b)は、それぞれ熱処理前と上述の熱処理後とにおける基板の

表面層(Siキャップ層)の組成を、低速イオン散乱法により分析した結果を示すTOFスペクトル図である。図2(a)に示されるように、熱処理前のTOFスペクトルであるが、表面がSiで覆われているため、Geの信号は検出されず、Siの信号のみが測定された。一方、図2(b)に示されるように、750℃の熱処理を行なった後においても、Siの信号しか測定されず、Siキャップ層の最表面へのSiGe層からのGe原子の拡散はみられなかった。したがって、このサンプルからのGe放出量は、SiGe層が露出している場合に比べ、非常に少ないことが分かった。この結果は、SiGe層をSi層で被覆することが、クロスコンタミネーションを防止する効果があることを示している。

上述の実験だけでは、実際にどの程度の厚みのSiキャップ層を設ければよいのかはわからないが、さらに、実験を行なった結果、クロスコンタミネーションを防止するために必要となるSi層の厚みは、熱処理温度と熱処理時間によって変化することがわかった。

そこで、(001)Si基板上に、Geの含有比が15%であるSiGe層(Si_{0.85}Ge_{0.15}層)と、厚みが10nmのSiキャップ層とを積層したサンプルに対して種々の条件で熱処理を行なうとともに、各種の熱処理を施したサンプルに対する低速イオン散乱法による分析を行なうことにより、GeのSi層中への拡散速度を実験的に算出した。

その結果、熱処理温度700℃, 750℃, 820℃におけるGeのSi層中への拡散速度は、それぞれ、0.017nm/min, 0.046nm/min, 0.063nm/minであることが明らかになった。

一方、ウエハーをこのような高温にさらす処理には、アニール(熱処理)だけでなくCVDなどの高温下で行なう必要がある処理がある。そこで、この明細書においては、このような高温下で行なう処理を"高温処理"と総称する。そして、高温処理温度の範囲によって、高温処理時間t(min)に対するSiキャップ層の厚みW(nm)を以下のように設定すれば、クロスコンタミネーションを防止しうることがわかる。

① 高温処理温度が700℃以上で750℃未満の場合W≥0.017×t

- ② 高温処理温度が750℃以上で820℃未満の場合W≥0.046×t
- ③ 高温処理温度が820℃以上の場合

 $W \ge 0$, $0.63 \times t$

なお、SiGeC層、GeC層、Ge層などが露出する場合にも、キャップ層の材質や、高温処理時間に対する厚みなどについて、上述のような条件をほぼ適用することができる。

ークロスコンタミネーション回避のためのプロセスー

次に、上述のクロスコンタミネーションの発生条件の解明に基づき、クロスコンタミネーション防止のためのキャップ層の形成などを含めてプロセス制御をどのように行なうべきかについて説明する。

一般に、SiGe層などを含むデバイスを製造するための専用ラインを、全工程に亘って設けることは莫大な投資を必要とするので、現実的でない。そこで、ここでは、通常のCMOSデバイス用の製造ラインを共用ラインとして用いるとともに、SiGe層を含むデバイスのための別ラインとして、局部的に限定された工程のみを処理するための製造ラインを設けた場合のプロセスの制御(管理)方法について説明する。

図3(a)~(c)は、共用ラインを用いた半導体装置の製造工程において、 700℃以上の高温にさらす処理(高温処理)を行なう工程が入る場合のプロセス制御の例を示すフロー図である。

図3(a)~(c)のいずれの場合においても、共用ラインにおいて700℃以上の高温処理を行なう前に、ウエハ上に表面が実質的に露出しているSiGe層があるか否かを判断し、表面に露出しているSiGe層がない場合には、そのまま共用ラインで700℃以上の高温処理を行なう。ただし、SiGe層の上にGeの空中への飛散を阻止し得ない程度に薄い酸化膜,窒化膜、Si層のみがある場合も、このような酸化膜、窒化膜、Si層などは本発明にいうキャップ層としての機能を保持していないので、SiGe層が実質的に露出していると判断する。

図3(a)に示す例では、ウエハ内のSiGe層が実質的に露出している場合

には、ウエハを共用ラインから外して別ラインに移し(あるいは共用ラインにおいて)、SiGe層をSi層などのキャップ層で被覆してから、共用ラインに戻し、700℃以上の高温処理を行なった後、その後の工程を進める。この方法によって、共用ラインにおいて700℃以上の高温処理を行なっても、キャップ層の存在により共用ライン内におけるGeの空中への飛散を阻止することができる。したがって、クロスコンタミネーションを防止することができる。キャップ層を形成する際に700℃以上の高温に保持することがない場合には、キャップ層を共用ラインで形成してもよい。

図3(b)に示す例では、ウエハ内のSiGe層が実質的に露出している場合には、ウエハを共用ラインから外して別ラインに移し、別ラインでSiGe層をSi層などのキャップ層で被覆してから、別ラインで700℃以上の高温を伴う処理を行なった後、共用ラインに戻して、その後の工程を進める。一方、ウエハ内のSiGe層が実質的に露出していない場合には、共用ラインで700℃以上の高温処理を行なって、その後の工程を進める。この方法によって、ウエハ内のSiGe層が実質的に露出している場合には、共用ラインにおいて700℃以上の高温処理を行なうことがないので、共用ラインにおけるGeの空中への飛散が生じることがない。したがって、クロスコンタミネーションを防止することができる。なお、700℃以上の高温処理を共用ラインで行なうこともできる。

また、図3(a)又は(b)に示す方法において、700℃以上の髙温処理を行なってから、さらにキャップ層の上に別のキャップ層を共用ライン又は別ラインで形成してもよい。700℃以上の髙温処理において、最初に形成したキャップ層の表面付近までGeが拡散してきている場合もあり得るからである。この場合、2層のキャップ層が積層されることになるが、キャップ層の厚みが厚くてもその後の工程で不具合が生じなければかまわない。

図3(c)に示す例では、ウエハ内のSiGe層が実質的に露出している場合には、ウエハを共用ラインから外して別ラインに移し、別ラインで700℃以上の高温処理を行なってから、別ラインでSiGe層をSi層などのキャップ層で被覆した後、共用ラインに戻して、その後の工程を進める。一方、ウエハ内のSiGe層が実質的に露出していない場合には、共用ラインで700℃以上の高温

処理を行なって、その後の工程を進める。この方法によって、ウエハ内のSiGe層が実質的に露出している場合には、共用ラインにおいて700℃以上の高温処理を行なうことがないので、共用ライン内におけるGeの空中への飛散が生じることがない。したがって、クロスコンタミネーションを防止することができる。しかも、この例においては、キャップ層は700℃の高温処理を行なう工程を経ていないので、キャップ層内にはGeはほとんど拡散していない。したがって、その後の工程によってキャップ層から空中にGeが飛散するのをより確実に抑制することができる。ただし、このキャップ層を形成する工程が700℃以上の高温下の処理でない場合(低温下でのCVD法など)には、キャップ層を形成する工程を共用ラインで行なってもよい。

なお、図3(a)~(c)に示す工程の前あるいは後において、700℃以上の高温処理を行なう工程が入る場合にも、図3(a)~(c)のいずれかのプロセス制御を行なうことにより、Geが共用ラインの装置内に飛散することによる不具合を防止することができる。

- HCMOSデバイスの製造工程の例-

第1の具体例

次に、HCMOSデバイス(Heterostructure CMOSデバイス)の製造工程において、クロスコンタミネーションを回避するための処理を具体的にどのように行なうかについて説明する。図4(a)~(f)は、チャネル領域がGeを含む半導体層によって構成されているHCMOSデバイスの製造工程の第1の具体例を示す断面図である。

まず、図4(a)に示す工程で、Si基板10にpウェル11、nウェル12 をイオン注入により形成する。この工程は、通常のCMOSデバイスを形成する ラインつまり共用ラインで行なわれる。

ば上記①~③のいずれかを満たす厚みである。

なお、Si層13の上端付近には高濃度の不純物を含むδドープ層(キャリア供給層)が形成されており、Si層13とSiGeC層14との間には不純物を含まないSiGe層からなるスペーサー層も形成されているが、見やすくするためにこれらの層の図示は省略されている。図4(b)に示す工程は、共用ラインとは別に設けられた専用の別ラインで行なわれる。

ただし、δドープ層を含むSi層13を形成する工程は共用ラインで行ない、 スペーサー層、SiGeC層14、SiGe層15及びSi層16を形成する工程を別ラインで行なうようにしてもよい。

次に、MOSトランジスタ、NMOSトランジスタとを電気的に分離するために、トレンチ分離用の溝を形成する。その際、基板上に、パッド酸化膜31と窒化膜32とを順次堆積した後、フォトリソグラフィー及びエッチングによって、窒化膜32、パッド酸化膜31の一部(溝形成領域)に開口部を有する形状にパターニングした後、窒化膜32をマスクとして、下方のSi層17、SiGe層15、SiGeC層14、Si層13などの一部をエッチングにより除去して、溝を形成する。このとき、溝の側面には、SiGeC層14やSiGe層15も露出することになる。

その後、図4(c)に示す工程で、この溝をシリコン酸化膜で埋めてトレンチ分離20を形成する。この工程は、基板上にシリコン酸化膜を堆積した後、CMPなどによって平坦化することにより行なわれる。なお、トレンチ埋め込み用のシリコン酸化膜を堆積する工程が700℃以下の低温下でのCVDなどによって行なわれる場合には、図4(b),(c)に示す一連の工程をすべて共用ラインで行なうことも可能である。

以上のトレンチ分離20を形成する処理により、Si層13、SiGeC層14、SiGe層15、Si層17が、各々NMOSトランジスタ側のSi層13n、SiGeC層14n、SiGe層15n、Si層17nと、PMOSトランジスタ側のSi層13p、SiGeC層14p、SiGe層15p、Si層17pとに分離される。さらに、窒化膜32,パッド酸化膜31を除去した後、Si層17n,17pの表面を酸化してゲート絶縁膜19n,19pをそれぞれ形成

する。この工程は共用ラインで行なわれる。そのために、図4(b)に示す工程 で形成されるSi層17の膜厚は、熱酸化による厚みの目減り分も考慮して、上 記①~③のいずれかを満たす厚みになっている。

次に、図4(d)に示す工程で、基板の全面上にポリシリコン膜を堆積した後、これをパターニングしてNMOSトランジスタ及びPMOSトランジスタの各ゲート絶縁膜19n、19pの上にゲート電極18n、18pをそれぞれ形成する。その後、各ゲート電極18n、18pをマスクとして、NMOSトランジスタ側には、リンイオン(P+)の注入により、ソース・ドレイン領域16nを形成し、PMOSトランジスタ側には、ボロンイオン(B+)の注入により、ソース・ドレイン領域16pをそれぞれ形成する。NMOSトランジスタのソース・ドレイン領域16pをそれぞれ形成する。NMOSトランジスタのソース・ドレイン領域16pの深さは少なくともSiGeC層14n内のキャリア蓄積層よりも深ければよく、PMOSトランジスタのソース・ドレイン領域1.6pの深さは、少なくともSiGe層15p内のキャリア蓄積層にチャネルが形成されるためである。

次に、図4(e)に示す工程で、ゲート絶縁膜19n、19pのうちソース・ドレイン領域16n,16pの上方の部分に開口を形成し、図4(f)に示す工程で、ゲート絶縁膜19n,19pの開口に、ソース・ドレイン電極21n,21pを形成するこのとき、ソース・ドレイン電極21n,21pを形成する工程が700℃以上の高温処理を伴うのが一般的である(一般的には、800~1000℃)。ところが、ゲート絶縁膜19n,19pのうちソース・ドレイン領域16n,16pの上方の部分に開口を形成する際に、オーバーエッチングによってSi層17n,17pの厚みが薄くなり、ソース・ドレイン領域16n,16p内のSiGe層15n,15pから空中へのGeの飛散が生じるおそれもある。そこで、ソース・ドレイン電極を形成する工程を共用ラインとは別のラインで行なうことが好ましい。ただし、CMOSデバイスの製造工程において、ソース・ドレイン電極を形成する工程で、Geが活性領域のSi層内に侵入する状態になっていることがなければ、ソース・ドレイン電極を形成する工程を共用ラインで行なってもよい。

これにより、Si基板10の上にNMOSトランジスタ、PMOSトランジス タからなるHCMOSデバイスが形成される。

第2の具体例

図5(a)~(d)は、チャネル領域がGeを含む半導体層によって構成されているHCMOSデバイスの製造工程の第2の具体例を示す断面図である。

まず、図5(a)に示す工程で、Si基板10にpウェル11、nウェル12 をイオン注入により形成する。この工程は、通常のCMOSデバイスを形成する ラインつまり共用ラインで行なわれる。

次に、図5(b)に示す工程で、各ウェル11、12上に、UHV-CVD法により δ ドープ層を含むSi層13と、SiGeC層14(Ge:8.2%、C:1%)と、SiGe層15と、Si層17とをそれぞれ成長させる。このSi層17は、後の工程でSiGe層15が実質的に露出するのを防ぐために、例えば上記①~③のいずれかを満たす厚みである。

なお、Si層13の上端付近には高濃度の不純物を含むδドープ層(キャリア供給層)が形成されており、Si層13とSiGeC層14との間には不純物を含まないSiGe層からなるスペーサー層も形成されているが、見やすくするためにこれらの層の図示は省略されている。ここまでの工程におけるプロセス制御は第1の具体例と同様に行なわれる。

次に、PMOSトランジスタ、NMOSトランジスタとを電気的に分離するために、トレンチ分離用の溝を形成する。その際、基板上に、パッド酸化膜31と窒化膜32とを順次堆積した後、フォトリソグラフィー及びエッチングによって、窒化膜32、パッド酸化膜31の一部(溝形成領域)に開口部を有する形状にパターニングした後、窒化膜32をマスクとして、下方のSi層17、SiGe層15、SiGeC層14、Si層13などの一部をエッチングにより除去して、溝を形成する。このとき、溝の側面には、SiGeC層14やSiGe層15も露出することになる。

次に、図5(c)に示す工程で、基板の全面上に、下敷き用窒化膜膜33を形成した後、基板の全面上に厚い埋め込み用ポリシリコン膜34を堆積する。このとき、下敷き用窒化膜33を形成する工程は、700~800℃程度の高温処理

を伴うのが一般的であるので、共用ラインとは別のラインで行なう。ただし、下敷き用窒化膜33はGeの空中への飛散を阻止するキャップ層として機能するので、埋め込み用ポリシリコン膜34を堆積する工程は共用ラインで行なうことができる。なお、下敷き用窒化膜33に代えて酸化膜を設けてもよい。

その後、図5(d)に示す工程で、CMPなどによって平坦化することにより、溝内にポリシリコンを埋め込んでなる素子分離25を形成する。なお、素子分離25の上部はポリシリコンが酸化されてなる厚めの酸化膜になっている。

以上のトレンチ分離25を形成する処理により、Si層13、SiGeC層14、SiGe層15、Si層17が、各々NMOSトランジスタ側のSi層13 n、SiGeC層14n、SiGe層15n、Si層17nと、PMOSトランジスタ側のSi層13p、SiGe C層14p、SiGe層15p、Si層17pとに分離される。さらに、窒化膜32,パッド酸化膜31を除去した後、Si層17n,17pの表面を酸化してゲート絶縁膜19n,19pをそれぞれ形成する。この工程は共用ラインで行なわれる。そのために、図5(b)に示す工程で形成されるSi層17の膜厚は、熱酸化による厚みの目減り分も考慮して、上記①~③のいずれかを満たす厚みになっている。

その後の工程は、上記第1の具体例における図4(d)~(f)に示す工程と同じ処理を行なうので、工程の図示及び説明を省略する。

- HBTの製造工程の例-

次に、HBT(ヘテロバイポーラトランジスタ)の製造工程において、クロスコンタミネーションを回避するための処理を具体的にどのように行なうかについて説明する。図6(a)~(k)は、ベース層がSiGeによって構成されているHBTの製造工程の例を示す断面図である。

まず、図6(a)に示す工程で、Si基板41内に高濃度のn型不純物が注入されたサブコレクタ層43aを形成した後、低濃度のn型不純物を含むSi単結晶膜をエピタキシャル成長させて、このSi単結晶膜の上に第1,第2活性領域Rel、Re2を囲むLOCOS膜42を形成する。そして、エピタキシャル成長されたSi単結晶膜は、第1の活性領域RelではSiコレクタ層43bとなり、第

2の活性領域Re2ではコレクタウォール層43cとなっている。図6(a)に示す工程は、共用ラインで行なわれる。

次に、図6(b)に示す工程で、基板の全面上に、UHV-CVD法により、ボロンをドープした厚み約50nmのp型SiGe層44と、リンをドープした厚み約150nmのSi層45とを順次エピタキシャル成長により形成する。この時、SiGe層44及びSi層45は、シリコン表面が露出した部分の上では単結晶膜であり、LOCOS膜42の上には多結晶膜である。このとき、SiGe層44及びSi層44を形成する工程は、共用ラインとは別に設けられた専用の別ラインで行なわれる。その後、図6(e)に示す工程までは、別ラインで行なわれる。

次に、図6(c)に示す工程で、SiGe層44及びSi層45のうち活性ベース層と引き出しベース電極として機能する部分を残して、他の部分はドライエッチングによって除去する。

次に、図6(d)に示す工程で、基板の全面上に8%程度のボロンを含むBSG(Boron Silicate Glass)膜46を常圧CVD法により厚さ約200mmだけ 堆積した後、フォトリソグラフィー工程及びドライエッチング工程により、BSG膜46をパターニングして、BSG膜46のうち第2の活性領域Re2の部分は 全面的に除去する一方、BSG膜46のうち第1の活性領域Re1の上にエミッタ電極形成用の開口46aを形成する。

次に、図6(e)に示す工程で、CVD法により、基板の全面上に厚み約100nmの保護酸化膜47を堆積する。この保護酸化膜47は次工程でのBSG膜46からのボロン拡散の際に、BSG膜46から気相中にボロンが抜け出し、シリコン表面が露出した部分に付着して、基板内に拡散することを防止する働きをする。また、保護酸化膜47が形成された後は、700℃以上の高温下での処理が行なわれても、保護酸化膜47によってGeが空中に飛散するのが阻止されるので、この後の処理は共用ラインで行なわれる。

次に、図6 (f)に示す工程で、RTA (Rapid Thermal Anneal)法により、 950℃で10秒間の熱処理を行い、BSG膜46中のポロンをSi層45及び SiGe層44及びコレクタ層43b内に拡散させる。この工程により、n型の Si層45及びSiコレクタ層43bのうちBSG膜46の下方に位置する部分48x、48zはp型に反転し、SiGe層44のうちBSG膜46の下方に位置する部分48yはp型不純物濃度がさらに濃くなって低抵抗化する。その結果、Si層45, SiGe層44及びコレクタ層43b内の各部分48x, 48y、48zに亘る外部ペース層48bが形成される。また、Si層45のうちBSG膜46からの不純物が拡散していない部分つまり開口46aの下方の部分はn型のままでSiエミッタ層49となる。

次に、図6(g)に示す工程で、異方性ドライエッチングにより、保護酸化膜47をエッチバックして、BSG膜46の側面にサイドウォール50を形成する。このサイドウォール50は、後に形成される高濃度エミッタ層と外部ベース層との耐圧を十分に確保するためのものであると同時に、700℃以上の高温下における処理の際に、SiGe層44の端部からGeが空中に飛散するのを阻止する機能を有する。

次に、図6(h)に示す工程で、エミッタ電極およびコレクタ電極となる高濃度にリンがドープされたポリシリコン膜をLPCVD法により堆積した後、ドライエッチングにより、このポリシリコン膜をパターニングして、第1の活性領域Re1上にはエミッタ電極51を、第2の活性領域Re2上にはコレクタ電極52をそれぞれ形成する。

次に、図6(i)に示す工程で、CVD法により、酸化シリコンからなる層間 絶縁膜53を堆積する。

次に、図6(j)に示す工程で、熱処理により、エミッタ電極51からSiエミッタ層49にリンを拡散させて高濃度エミッタ層49aを形成するとともに、コレクタ電極52からコレクタウォール層43c内にリンを拡散させてコレクタコンタクト層54を形成する。

次に、図6(k)に示す工程で、ドライエッチングにより、層間絶縁膜53にエミッタ電極51、Si層45及びコレクタ電極52にそれぞれ到達するコンタクトホールを形成した後、各コンタクトホール内及び層間絶縁膜53の上に亘って、A1配線56、57、58を形成する。

- Bi CMOSの製造工程の例-

次に、HBT(ヘテロバイポーラトランジスタ)と通常のCMOSデバイスとを含むBiCMOSデバイスの製造工程において、クロスコンタミネーションを回避するための処理を具体的にどのように行なうかについて説明する。図7~図9は、ベース層がSiGeによって構成されているHBTを備えたBiCMOSデバイスの製造工程の例を示す断面図である。

まず、図7に示す工程で、P型シリコン基板 61の上に全面に亘って、N型エピタキシャル層 62を形成した後、通常のLOCOS法を用いて、N型エピタキシャル層 62に分離酸化膜 63を形成して、P型シリコン基板 61 上においてバイポーラトランジスタ形成領域 R_{nos} とMOSトランジスタ形成領域 R_{mos} とを規定すると共に、MOSトランジスタ形成領域 R_{mos} において PMOSF ET形成領域 R_{pmos} とNMOSF ET形成領域 R_{nmos} とを規定する。

なお、図示は省略しているが、N型エピタキシャル層62の上には保護酸化膜(図示省略)が形成されている。また、バイポーラトランジスタ形成領域Rゥァ及びPMOSFET形成領域RゥποςにはN型埋め込み層64が形成されている。このとき、バイポーラトランジスタ形成領域RゥァのN型エピタキシャル層62におけるN型埋め込み層64の上方がコレクタ領域62Aとなる。

次に、分離酸化膜63のうちコレクタ領域62Aを囲む部分の下にトレンチ溝65を形成した後、該トレンチ溝65にトレンチ側壁酸化膜66aを挟んで第1のポリシリコン膜66bを埋め込んで、トレンチ側壁酸化膜66a及び第1のポリシリコン膜66bからなるトレンチ分離66を形成すると共に、トレンチ分離6の下部の近傍に第1のチャネルストッパ層67を形成する。

なお、図示は省略しているが、トレンチ溝65を形成するとき、分離酸化膜6 3に開口部が形成される一方、トレンチ分離66の形成後にトレンチ分離66の 上部に対してキャップ酸化を行なうことにより、開口部にキャップ酸化膜を形成 して、キャップ酸化膜と分離酸化膜63とを一体化させることができる。また、 図示は省略するが、図中左端のキャップ酸化膜の側方には、コレクタウォール領 域、コレクタ電極が形成される。

次に、詳細な工程の説明は省略するが、PMOSFET形成領域RPM೦。には、

第1のしきい値制御層68、パンチスルーストッパ層69、第2のチャネルストッパ層70、N型ウェル層71、第1のゲート酸化膜75A、第1のゲート電極76A、第1のサイドウォール79、P型低濃度ソース・ドレイン層77、P型高濃度ソース・ドレイン層80を形成する。また、NMOSFET形成領域Rnmosには、第2のしきい値制御層72、第3のチャネルストッパ層73、P型ウェル層74、第2のゲート酸化膜75B、第2のゲート電極76B、第1のサイドウォール79、N型低濃度ソース・ドレイン層78、N型高濃度ソース・ドレイン層81を形成する。

続いて、P型シリコン基板61の上に全面に亘って、第2のTEOS膜82を堆積させる。次に、バイポーラトランジスタ形成領域Rbpの第2のTEOS膜82に開口部を、コレクタ領域62Aが露出するように形成した後、コレクタ領域62A及び第2のTEOS膜82の上に、ベース領域となるSiGe層84を、開口部が完全に埋まるようにエピタキシャル成長させる。このとき、NMOSFET及びPMOSFETの上方が第2のTEOS膜82によって覆われているので、その上にSiGe層84を形成する際にも、NMOSFET及びPMOSFETの活性領域へのGeのクロスコンタミネーションを確実に防止することができる。

次に、図8に示す工程において、SiGe層84の上に全面に亘って第3のTEOS膜85を堆積させた後、第3のTEOS膜85をパターニングして、第3のTEOS膜85に、SiGe層84の外部ベース電極となる部分の上を開放するベース電極用コンタクト窓85aを形成する。続いて、第3のTEOS膜85をマスクとして、SiGe層84に対して、例えばボロンイオンを加速エネルギ40KeV、ドーズ量1.0×10¹³個/cm²の条件でイオン注入する。このとき、注入された不純物をすぐに活性化するRTAなどを行なう場合には、共用ラインとは別に設けられた別のラインでRTAなどを行なう。

次に、P型シリコン基板61に対して、炉工程投入前の硫過水洗浄、及び過酸化水素水とアンモニア水との混合溶液によるボイル処理を順次行なった後、SiGe層84におけるペース電極用コンタクト窓85aに露出する部分の表面に存在している自然酸化膜(図示省略)をディップエッチにより完全に除去する。こ

れにより、自然酸化膜を確実かつ容易に除去することができる。

次に、図8に示すように、ベース電極用コンタクト窓85aを含む第3のTEOS膜85の上に全面に亘って、外部ベース電極となるアモルファスシリコン膜86を、ベース電極用コンタクト窓85aが完全に埋まるように、例えば530℃で成長させる。続いて、アモルファスシリコン膜86の全面に対して、例えばボロンイオンを加速エネルギ8KeV、ドーズ量3.0×10¹⁵個/cm²の条件でイオン注入する。

次に、アモルファスシリコン膜86の上に全面に亘って第4のTEOS膜87を堆積させた後、第4のTEOS膜87及び第2のアモルファスシリコン膜86をパターニングして、アモルファスシリコン膜86及び第4のTEOS膜87にエミッタ電極用開口窓88を形成する。

次に、エミッタ電極用開口窓88を含む第4のTEOS膜87の上に全面に亘って第5のTEOS膜89を堆積させて、第5のTEOS膜89によりエミッタ電極用開口窓88の壁面を覆う。これにより、アモルファスシリコン膜86におけるエミッタ電極用開口窓88に露出する部分が、第5のTEOS膜89により覆われる。続いて、第5のTEOS膜89の上に全面に亘って、N型不純物がドープされた第3のポリシリコン膜を堆積させた後、第3のポリシリコン膜に対してドライエッチングによるエッチバックを行なって、エミッタ電極用開口窓88の壁面を覆う第5のTEOS膜89の上に、第3のボリシリコン膜からなる第2のサイドウォール90に囲まれている部分をウェットエッチングにより除去して、第3のTEOS膜85にエミッタ電極用コンタクト窓85bを形成する。

次に、基板上に、N型不純物がドープされた第4のポリシリコン膜を、エミッタ電極用コンタクト窓85b及びエミッタ電極用開口窓88が完全に埋まるように堆積させた後、第4のポリシリコン膜をパターニングして、エミッタ電極91を形成する。

次に、フォトリソグラフィー及びドライエッチングにより、第5のTEOS膜 89、第4のTEOS膜87、アモルファスシリコン膜86、第3のTEOS膜 85およびSiGe層84に対して順次ドライエッチングを行なって、アモルフ アスシリコン膜86からなる外部ベース電極86Aを形成する。続いて、P型シリコン基板61に対して、例えば950℃、15秒間の急速加熱処理(RTA)を行なって、外部ベース電極86A等にイオン注入された不純物を活性化する。このとき、SiGe層84の端面が露出しているので、共用ラインからはずれた別ラインでRTAを行なう。その後、共用ラインに戻って、周知の方法により、低温のCVDによる層間絶縁膜の形成、コンタクトホールの形成、配線の形成などを行なう。このプロセスの制御は、図3(c)におけるキャップ層の形成を省略したものに相当する。その場合、RTAの前に、第5のTEOS膜89、第4のTEOS膜87、アモルファスシリコン膜86、第3のTEOS膜85およびSiGe層84の側面上に、Geの空中への飛散を防止するキャップ層として機能する酸化膜サイドウォール又は窒化膜サイドウォールを設けてもよい。これは、図3(b)に示すプロセス制御に相当する。

なお、RTAの前に、別ライン又は共用ラインにおいて、第5のTEOS膜89、第4のTEOS膜87、アモルファスシリコン膜86、第3のTEOS膜85 およびSiGe層84の側面上に、Geの空中への飛散を防止するキャップ層として機能する酸化膜サイドウォール又は窒化膜サイドウォールを設け、RTAを共用ラインで行なってもよい。これは、図3(a)に示すプロセス制御に相当する。

また、RTAを別ラインで行ない、その後、共用ライン又は別ラインで、第5のTEOS膜89、第4のTEOS膜87、アモルファスシリコン膜86、第3のTEOS膜85およびSiGe層84の側面上に、Geの空中への飛散を防止するキャップ層として機能する酸化膜サイドウォール又は窒化膜サイドウォールを設けてから、その後の処理を共用ラインで行なってもよい。これは、図3(c)に示すプロセス制御に相当する。

 のようなプロセス制御を行なうことにより、Geが通常のCMOSデバイス等に 侵入するというクロスコンタミネーションを防止することができる。

また、本発明は、SiGe層、SiGeC層、GeC層、Ge層などのGeを含む半導体層がすでに形成されたウエハーを購入して半導体デバイスを製造する場合にも適用しうることは言うまでもない。

産業上の利用可能性

本発明は、電子機器類に搭載される半導体デバイスのうち、特にGeを含む膜を一部に有するHBTやHCMOSなどの製造に利用することができる。

請求の範囲

1. Geを含む半導体膜を有するウエハーとGeを含む半導体膜のないウエハーとを処理する共用の製造ラインを用いた、Geを含む半導体膜を有する半導体装置の製造方法であって、

上記Geを含む半導体膜を実質的に露出させる処理を行なう工程(a)と、

上記工程(a)の後、上記Geを含む半導体膜の上にGeの空中への飛散を阻止する機能を有するキャップ層を形成する工程(b)と、

上記工程(b)の後、上記Geを含む半導体膜を有するウエハーを700℃以上の温度で処理する工程(c)と

を含む半導体装置の製造方法。

2. 請求項1の半導体装置の製造方法において、

上記工程(b)を、上記共用の製造ラインとは別の製造ラインで行い、

上記工程(c)を上記共用の製造ラインで行なうことを特徴とする半導体装置の製造方法。

3. 請求項1の半導体装置の製造方法において、

上記工程(b),(c)を、上記共用の製造ラインで行なうことを特徴とする 半導体装置の製造方法。

4. 請求項1の半導体装置の製造方法において、

上記工程(b)、(c)を、上記共用の製造ラインとは別の製造ラインで行な うことを特徴とする半導体装置の製造方法。

5. 請求項1の半導体装置の製造方法において、

上記工程(c)の後、上記キャップ層の上に別のキャップ層を形成する工程を さらに含むことを特徴とする半導体装置の製造方法。 6. 請求項1~5のうちいずれか1つの半導体装置の製造方法において、

上記Geを含む半導体膜は、SiGe、SiGeC、GeC及びGeのうち少なくともいずれか1つにより構成されていることを特徴とする半導体装置の製造方法。

7. 請求項1~4のうちいずれか1つの半導体装置の製造方法において、

上記キャップ層は、シリコン、酸化シリコン、窒化シリコン及び酸窒化シリコンのうち少なくともいずれか1つにより構成されていることを特徴とする半導体装置の製造方法。

8. 請求項1~6のうちいずれか1つの半導体装置の製造方法において、

上記工程(c)における温度が700℃以上で750℃未満の場合、

上記工程(b)では、上記キャップ層をシリコンにより構成し、かつ、キャップ層を、その厚さW(nm)と熱処理時間t(min)とが下記式

 $W \ge 0$. $0.17 \times t$

の関係を満たすように形成することを特徴とする半導体装置の製造方法。

9. 請求項1~6のうちいずれか1つの半導体装置の製造方法において、

上記工程(c) における温度が750℃以上で820℃未満の場合、

上記工程(b)では、上記キャップ層をシリコンにより構成し、かつ、キャップ層を、その厚さW(nm)と熱処理時間t(min)とが下記式

 $W \ge 0$. $0.4.6 \times t$

の関係を満たすように形成することを特徴とする半導体装置の製造方法。

10. 請求項1~6のうちいずれか1つの半導体装置の製造方法において、

上記工程(c)における温度が820℃以上の場合、

上記工程(b)では、上記キャップ層をシリコンにより構成し、かつ、キャップ層を、その厚さW(nm)と熱処理時間t(min)とが下記式

 $W \ge 0$. $063 \times t$

の関係を満たすように形成することを特徴とする半導体装置の製造方法。

11. Geを含む半導体膜を有するウエハーとGeを含む半導体膜のないウエハーとを処理する共用の製造ラインを用いた、Geを含む半導体膜を有する半導体装置の製造方法であって、

上記Geを含む半導体膜を実質的に露出させる処理を行なう工程(a)と、 上記工程(a)の後、上記共用の製造ラインとは別の製造ラインで上記Geを 含む半導体膜を有するウェハーを700℃以上の温度で処理する工程(b)と を含む半導体装置の製造方法。

12. 請求項11の半導体装置の製造方法において、

上記工程(b)の後、上記Geを含む半導体膜の上にGeの空中への飛散を阻止する機能を有するキャップ層を形成する工程(c)をさらに含むことを特徴とする半導体装置の製造方法。


13. 請求項11又は12の半導体装置の製造方法において、

上記Geを含む半導体膜は、SiGe、SiGeC、GeC、Geのうち少なくともいずれか1つにより構成されていることを特徴とする半導体装置の製造方法。


14. 請求項12の半導体装置の製造方法において、


上記キャップ層は、シリコン、酸化シリコン、窒化シリコン及び酸窒化シリコンのうち少なくともいずれか1つにより構成されていることを特徴とする半導体装置の製造方法。

Fig. 1





差替え用紙 (規則26)








差替え用紙(規則26)


























INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/04962

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁶ H01L21/324					
According to	International Patent Classification (IPC) or to both nat	tional classification and IPC			
B. FIELDS	SEARCHED				
	Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁶ H0lL21/26-H0ll21/268, H0lL21/324, H0lL21/68 —				
Documentati	on searched other than minimum documentation to the	extent that such documents are included i	n the fields searched		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-1999 Kokai Jitsuyo Shinan Koho 1971-1999 Jitsuyo Shinan Toroku Koho 1996-1999					
Electronic de	ata base consulted during the international search (name	e of data base and, where practicable, sear	ch terms used)		
· 					
C. DOCUM	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
Υ .	JP, 8-335539, A (Sony Corporati 06 June, 1996 (06.06.96), Full text; Figs. 1-6 (Family:		1-14		
Y	JP, 5-226620, A (Fujitsu Limite 03 September, 1993 (03.09.93), Full text; Figs. 1-13 (Family	·	1-14		
Y	JP, 10-198403, A (Hitachi, Ltd. 31 July, 1998 (31.07.98), Full text; Figs. 1-4 (Family:		1-14		
Y Y	JP, 54-4065, A (Hitachi, Ltd.), 12 January, 1979 (12.01.79), Full text; Figs. 1-2 (Family:		1-10,12-14		
Y	JP, 7-321178, A (Hitachi, Ltd.) 08 December, 1995 (08.12.95), Par. Nos. [0021]-[0024]; Figs.	1	1-14		
Further	documents are listed in the continuation of Box C.	See patent family annex.			
"A" Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			
	ctual completion of the international search ovember, 1999 (29.11.99)	Date of mailing of the international searce 14 December, 1999 (1	4.12.99)		
Name and m Japa	ailing address of the ISA/ nese Patent Office	Authorized officer			
Facsimile No.		Telephone No.	•		

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/04962

ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
EY	JP, 11-283892, A (NEC Corporation), 15 October, 1999 (15.10.99), Full text; Figs. 1-14 (Family: none)	1-14
A	JP, 7-288238, A (Sony Corporation), 31 October, 1995 (31.10.95), Full text; Figs. 1-4 (Family: none)	1-14
. А	C. A. KING, et al., "Si/Sil-xGex Heterojunction BipolarTransistors Produced by Limited Reaction Processing", IEEE ELECTRON DEVICE LETTERS, 1989, vol. 10, No. 2, p. 52-54	1-14
A	WO, 92/20102, A1 (Massachusetts Institute of Technology), 12 November, 1992 (12.11.92), Full text; Figs. 1-9 & JP, 6-507274, A	1-14
	·	

国際調查報告

A. 発明の属する分野の分類(国際特許分類(IPC))

lnt. C1° H01L21/324

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

lnt. C1° H01L21/26-H01L21/268, H01L21/324, H01L21/68

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-1999年

日本国登録実用新案公報日本国実用新案登録公報

1994-1999年 1996-1999年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献 関連する		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
Y	JP, 8-335539, A (ソニー株式会社) 17.12月.1996 (06.06.96) 全文、第1-6図 (ファミリーなし)	1-14
Y	JP, 5-226620, A (富士通株式会社) 3.9月.1993 (03.09.93) 全文、第1-13図 (ファミリーなし)	1-14
Y	JP, 10-198403, A (株式会社日立製作所) 31. 7月, 1998 (31, 07, 98) 全文、第1-4図 (ファミリーなし)	1-14

区欄の続きにも文献が列挙されている。

[] パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- [E] 国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 29.11.99 国際調査報告の発送日 14.12 99 14.12 99 14.12 99 4L 9835 西脇 博志 野便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3496

国際調査報告

O (the)	明治サスト20分とカス文献	
C (統き) 引用文献の	関連すると認められる文献	関連する
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
Y	JP, 54-4065, A (株式会社日立製作所) 12.1月.1979 (12.01.79) 全文、第1-2図 (ファミリーなし)	$\begin{vmatrix} 1-10, \\ 12-14 \end{vmatrix}$
Y	JP, 7-321178, A (株式会社日立製作所) 8. 12月, 1995 (08, 12, 95) 段落番号【0021】-【0024】、第1-3図 (ファミリーなし)	1-14
EY	JP, 11-283892, A (日本電気株式会社) 15.10月.1999 (15.10.99) 全文、第1-14図 (ファミリーなし)	1-14
A	JP, 7-288238, A (ソニー株式会社) 31.10月.1995 (31.10.95) 全文、第1-4図 (ファミリーなし)	1-14
A	C. A. KING, et. al., "Si/Si-Ge. Heterojunction Bipolar Transistors Produced by Limited Reaction Processing", IEEE ELECTRON DEVICE LETTERS, 1989, vol. 10, NO. 2, p. 52-54	1-14
A	WO, 92/20102, A1 (Massachusetts Institute of Technology) 12.11月.1992 (12.11.92) 全文、第1-9図 & JP, 6-507274, A	1-14
		.
l		